Siemens SPARC M8000 Manual de usuario descargar pdf (Pagina 2)

Datenblatt ⏐ Ausgabe: September, 2008 ⏐ SPARC® Enterprise Server High-end Modell M8000 Seite 2 / 4

SPARC Enterprise M8000 Technische Merkmale

 Extended-Systemarchitektur mit bis zu 16 SPARC64™VI / oder SPARC64 ™VII Prozessoren bietet bis zu zwei 2/4-Way-

Multithread-Cores mit 2,28 GHz oder 2,4 GHz und 5 MB / 6 MB Level-2-Cache on-chip / und 2,52GHZ mit 6MB bei

SPARC64™VII Prozessoren

 Mischbetrieb zwischen SPARC64 VI und SPARC64 VII innerhalb eines Servers, einer CMU und einer Partition (HCP

Firmware Version 1071 erforderlich)

 Bis zu 512 GB DDR-SDRAM Hauptspeicher

 Bis zu 32 PCI-express-Controller systemintern in 4 IOU

 Bis zu 8 externe PCI-Erweiterungs-Boxen mit je 2 Boats und in jedem Boat 6 PCI-Steckplätze für PCI-express oder PCI-x

möglich, jedes Boat belegt 1 internen IOU PCI-e-Steckplatz für die Link Card.

 PCI gesamt bis zu 112 PCI-Steckplätze.

 Hochgeschwindigkeits-Interconnect (Crossbar)

 Redundant a/jointfilesconvert/424563/bgesicherte Komponenten: Degradable-Crossbar-Konfiguration, Festplatten, Lüftereinschübe, PCI-Karten, AC-

Einheiten, DC/DC-Wandler, XSCF, Systemuhr und Stromphasen

 Hot-swap-Komponenten: Festplatten, DAT-Laufwerk, PCI-Karten, I/O-Boxen, DVD-ROM, Stromversorgungseinheiten, Lüfter,

IOU, CMU (CPU, Memory)

 Überwachen des Betriebsstatus von Systemeinheiten in Echtzeit an optionaler Systemmanagement-Konsole.

 Floor-Stand-Schrank

 2x eXtended System Control Facility, XSCF, mit:

2x LAN-Port, 1x UPS-Port, 1x RS232-Port, 1x RCI-Port, 1x USB für Diagnostic SnapShot

Controlling und Diagnose bei eingeschaltetem System. Diagnose bei ausgeschaltetem System. Ein-/Ausschalten per Befehl.

LAN-Konsolenanbindung über LAN direkt an XSCF LAN-Port.

SPARC64

VI /SPARC64

VII – Prozessorfunktionen

 2 Cores / 4Cores pro Socket, 2 Threads pro Core (4 / 8 Threads pro Socket)

 Super-Scalar Processing

 VIS

– Visual Instruction Set

 64-bit virtueller Adressraum

 SPARC V9 konform

 SMT bei SPARC

VII und VMT bei SPARC

VI– Cache-Kohärenz-Unterstützung (MOWESI-Protokoll)

 Punkt-zu-Punkt-Interconnect mit hoher Geschwindigkeit und hohem Durchsatz (Jupiter Link)

 ProCore

• 7 Ausführungseinheiten (2 Load Store, 2 Fixed Point, 2 Floating Point, 1 Branch)

• Bis zu 4 Befehle können pro CPU-Taktzyklus ausgeführt werden

• 4 Floating-Point-Operationen in einem Taktzyklus mit speziellem FMA-Befehl

• Level 1 128/64 KB / 2 W Befehls- und 128/64 KB / 2 W Daten-Cache on-chip mit geringer Latenz

• 4 Way 16K Einträge Branch History Table

• optimiertes Branch-Prediction-Verfahren

• Gleichzeitige Ausführung von Befehlen „außerhalb der Reihenfolge“ (Concurrent out-of-order execution)

 ECC (Error Correction Code) für

• Level-1-Daten-Cache

o Duplizierung der Tags für Level-1-Befehls- und -Daten-Cache

• Level-2-Cache

• Jupiter Link mit ECC für Adresse und Daten.

• Speicher

 Parität für

• CPU-Register

• CPU-Core (Datenpfade und alle ALUs)

• TLB (Translation Look-aside Buffer)

• Level-1-Befehls-Cache

 Predictive Self Healing

• Automatische, in der Hardware implementierte Online-Befehlswiederholung bei sporadischen Einbit-Fehlern des CPU-

Core (AIR = Automatic Instruction Retry)

• Automatische Online-Degradation von Teilen einzelner CPU-Teilkomponenten (Ways) des Level-1-, Level-2-Cache und

TLB bei sporadischen Einbit-Fehlern im laufenden Betrieb

• Offline-Schalten von CPU bzw. Cores

• Automatische Diagnose und Wiederherstellung

• System Memory Page Retirement (Solaris-Funktion)

 Befehls-TLB:

1024 Einträge, 2 Way, 8 KB Seiten

+ 1024 Einträge, 2 Way, 4 MB Seiten

+ 32 Einträge, full associative 64 KB, 512 KB und locked page

 Data TLB:

1024 Einträge, 2 Way, 8 KB Seiten

+ 1024 Einträge, 2 Way, 4 MB Seiten

+ 32 Einträge, full associative 64 KB, 512 KB und locked page

 2,4 GHZ SPARC

VI 6 MB gemeinsamer 12-Way Level-2-Cache mit geringer Latenz on-chip

• 2,28 GHZ SPARC

VI5 MB gemeinsamer 10-Way Level-2-Cache mit geringer Latenz on-chip

 90-nm-Kupfertechnologie / 65-nm-Kupfertechnologie

 2,52 GHZ SPARC

VII 6 MB gemeinsamer 12-Way Level-2-Cache mit geringer Latenz on-chip

1 2 3 4

Comentarios a estos manuales

Sin comentarios

Siemens SPARC M8000 Manual de usuario Pagina 2

Comentarios a estos manuales

Relacionado con productos y manuales para Servidores Siemens SPARC M8000